Family list

5 application(s) for: JP2004333594 (A)

Sorting criteria: Priority Date Inventor Applicant Ecla

1 Display device

Inventor: TETSUO YAMASHITA JUNICHI UCHINApplicant: SONY CORP [JP]

[JP]

EC: G09G3/32A14C; G09G3/32A8C

IPC: G09G3/00; G09G3/20; G09G3/30; (+15)

Publication CN1542722 (A) - 2004-11-03

info: CN100342417 (C) - 2007-10-10

**Priority Date: 2003-04-30** 

2 DISPLAY DEVICE

Inventor: YAMASHITA JUNICHI; UCHINO

Applicant: SONY CORP

KATSUHIDE (+1)

EC: G09G3/32A14C; G09G3/32A8C

IPC: G09G3/00; G09G3/20; G09G3/30; (+16)

Publication JP2004333594 (A) - 2004-11-25

info: JP4049010 (B2) - 2008-02-20

Priority Date: 2003-04-30

DISPLAY DEVICE, ESPECIALLY MAINTAINING A DRAIN POTENTIAL OF AN OUTPUT TRANSISTOR FUNCTIONING AS

A CONSTANT CURRENT SOURCE CONSTANT EVEN IN A SAMPLING PERIOD OF ANOTHER CIRCUIT

Inventor: YAMASHITA JUNICHI; UCHINO

Applicant: SONY CORP

KATSUHIDE (+1)

EC: G09G3/32A14C: G09G3/32A8C

IPC: G09G3/00; G09G3/20; G09G3/30; (+14)

Publication KR20040094318 (A) - 2004-11-09

Priority Date: 2003-04-30

info:

-

4 Display device

Inventor: YAMASHITA JUNICHI [JP]; UCHINO

Applicant: SONY CORP [JP]

KATSUHIDE [JP] (+1)

EC: G09G3/32A14C; G09G3/32A8C

IPC: G09G3/00; G09G3/20; G09G3/30; (+15)

Publication TW235979 (B) - 2005-07-11

Priority Date: 2003-04-30

info:

5 Display device

Inventor: YAMASHITA JUNICHI [JP]; UCHINO

KATSUHIDE [JP] (+1)

Applicant: SONY CORP [JP]

EC: G09G3/32A14C; G09G3/32A8C

IPC: G09G3/00; G09G3/20; G09G3/30; (+14)

Publication US2004263501 (A1) - 2004-12-30

info:

US7242376 (B2) - 2007-07-10

Priority Date: 2003-04-30

Data supplied from the **espacenet** database — Worldwide

# **DISPLAY DEVICE**

Patent number: JP2004333594 (A)

Publication date: 2004-11-25

Inventor(s): YAMASHITA JUNICHI; UCHINO KATSUHIDE; YAMAMOTO

TETSUO +

Applicant(s): SONY CORP +

Classification:

- european:

- international: G09G3/00; G09G3/20; G09G3/30; G09G3/32; G09G5/00;

H01L51/50; H05B33/00; H05B33/14; G09G3/00; G09G3/20; G09G3/30; G09G3/32; G09G5/00; H01L51/50; H05B33/00;


H05B33/14; (IPC1-7): G09G3/20; G09G3/30; H05B33/14

G09G3/32A14C; G09G3/32A8C

Application number: JP20030125979 20030430 Priority number(s): JP20030125979 20030430

# Abstract of JP 2004333594 (A)

PROBLEM TO BE SOLVED: To provide a display device capable of maintaining a drain voltage of an output transistor which functions as a constant current source even during a sampling term of other circuits constant, suppressing the change due to gate voltage leakage of the output transistor, obtaining a uniform current source without current value variations of the output step and displaying high quality picture producing no uneven luminance toward the scan end part.; SOLUTION: A current sample-and-hold circuit 1031-1 in which, for example, the sample-and-hold is completed actuates a leakage eliminating circuit and allows a constant current corresponding to the current lin sampled by a TFT 125-1 to flow through a node ND121-1, in a term when the sample-and-hold of own stage is completed and the sample-and-hold of another stage is operated.; COPYRIGHT: (C) 2005, JPO&NCIPE



Also published as:

JP4049010 (B2)

US7242376 (B2)

TW235979 (B)

more >>

**型** US2004263501 (A1)

**園** KR20040094318 (A)

Data supplied from the espacenet database — Worldwide

# (19) 日本国特許庁(JP)

# (12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-333594 (P2004-333594A)

(43) 公開日 平成16年11月25日(2004.11.25)

(51) Int.C1. <sup>7</sup>	F I		テーマコード (参考)	
GO9G 3/30	GO9G	3/30 J	3 K O O 7	
GO9G 3/20	GO9G	3/30 K	50080	
HO5B 33/14	G09G	3/20 6 1 1 J		
	G09G	3/20 623L		
	G09G	3/20 623R		
	審査請求 未	請求 請求項の数 4 ○ L	(全 19 頁) 最終頁に続く	
(21) 出願番号	特願2003-125979 (P2003-125979)	(71) 出願人 000002185		
(22) 出願日	平成15年4月30日 (2003.4.30)	ソニー株式会		
		東京都品川区北品川6丁目7割		
		(74) 代理人 100094053	8/2 h	
		弁理士 佐藤	<b>陸</b> 久	
		(72) 発明者 山下 淳一   東京都日田豆:	ルウ川でTTロフ系のに基ール	
		東京都田川区・   二一株式会社	北品川6丁目7番35号 ソー	
		(72) 発明者 内野 勝秀	<b>7</b> 0	
		. ,	北品川6丁目7番35号 ソ	
		二一株式会社		
		(72) 発明者 山本 哲郎	•	
		1	北品川6丁目7番35号 ソ	
		二一株式会社		
		Fターム(参考) 3K007 AB02	2 AB17 BA06 DB03 GA04	
			最終頁に続く	


## (54) 【発明の名称】表示装置

# (57)【要約】

【課題】他の回路のサンプリング期間も、定電流源として機能する出力トランジスタのドレイン電位を一定に保つことができ、出力トランジスタのゲート電位のリークによる変化を抑えることが可能で、出力段の電流値バラッキのない、均一な電流源を得ることができ、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能な表示装置を提供する。

【解決手段】自段のサンプルホールドが終了し、他段がサンプルホールド行っている期間に、たとえばサンプルホールドが終了した電流サンプルホールド回路1031ー1は、リーク除去回路を作動させてTFT125ー1によりはサンプリングされた電流 Iinに相当する定電流をノードND121-1に流すように構成する。

【選択図】 図2



# 【特許請求の範囲】

# 【請求項1】

映像信号が信号電流として供給される表示装置であって、

マトリクス状に複数配列された画素回路と、

上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じた信号電流が供給されるデータ線と、

上記データ線に対応して設けられ、入力映像信号電流をサンプルホールドする複数のサンプルホールド回路を有し、各サンプルホールド回路を順次動作させて、全てのサンプルホールド回路に映像信号を点順次にサンプルホールドさせ、上記複数のサンプルホールド回路にサンプルホールドされた電流値を対応するデータ線に出力させる水平セレクタと、を有し、

上記各サンプルホールド回路は、

ソースが所定電位に接続された電界効果トランジスタと、

上記電界効果トランジスタのドレインとゲートとの間に接続された第1のスイッチと、

上記電界効果トランジスタのドレインと上記信号電流の供給線との間に接続された第2のスイッチと、

上記電界効果トランジスタのゲートと所定電位との間に接続されたキャパシタと、

サンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールド動作を行っている間に、サンプリングされた信号電流に相当する電流を上記電界効果トランジスタのドレインに供給するリーク除去回路と、を有する

表示装置。

【請求項2】

上記リーク除去回路は、所定電位と上記電界効果トランジスタのドレインとの間に接続されたダイオード接続されたトランジスタと第3のスイッチが直列に接続されている 請求項1記載の表示装置。

# 【請求項3】

映像信号が信号電流として供給される表示装置であって、

マトリクス状に複数配列された画素回路と、

上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じた信号電流が供給されるデータ線と、

上記データ線に対応して設けられ、入力映像信号電流をサンプルホールドする複数のサンプルホールド回路を有し、各サンプルホールド回路を順次動作させて、全てのサンプルホールド回路に映像信号を点順次にサンプルホールドさせ、上記複数のサンプルホールド回路にサンプルホールドされた電流値を対応するデータ線に出力させる水平セレクタと、を有し、

上記各サンプルホールド回路は、

ソースが所定電位に接続された第1の電界効果トランジスタと、

ソースが上記第 1 の電界効果トランジスタのドレインに接続された第 2 の電界効果トランジスタと、

上記第2の電界効果トランジスタのドレインとゲートとの間に接続された第1のスイッチと、

上記第2の電界効果トランジスタのドレインと上記信号電流の供給線との間に接続された第2のスイッチと、

上記第1の電界効果トランジスタのドレインとゲートとの間に接続された第3のスイッチと、

上記第1の電界効果トランジスタのゲートと所定電位との間に接続された第1のキャパシタと、

上記第2の電界効果トランジスタのゲートと所定電位との間に接続された第2のキャパシタと、

サンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールド動作を行

20

10

30

40

(3)

っている間に、サンプリングされた信号電流に相当する電流を上記第2の電界効果トランジスタのドレインに供給するリーク除去回路と、を有する 表示装置。

#### 【請求項4】

上記リーク除去回路は、所定電位と上記第2の電界効果トランジスタのドレインとの間に接続されたダイオード接続されたトランジスタと第4のスイッチが直列に接続されている請求項3記載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、有機EL(ELectroluminescence )ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路がマトリクス状に配列された画像表示装置のうち、特に各画素回路内部に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型画像表示装置に関するものである。

[0002]

【従来の技術】

画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。これは有機ELディスプレイなどにおいても同様であるが、有機ELディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する

また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大き く異なる。

[0003]

有機 E L ディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。

このため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはTFT (Thin Film Transistor、薄膜トランジスタ)によって制御する、アクティブマトリクス方式の開発が盛んに行われている。

[00004]

図9は、電流駆動方式を採用した有機EL表示装置の構成を示すブロック図である。この表示装置1は、図9に示すように、画素回路(PXLC)2aがm×nのマトリクス状に配列された画素アレイ部2、水平セレクタ(HSEL)3、ライトスキャナ(WSCN)4、ドライブスキャナ(DSCN)5、水平セレクタ3により選択され輝度情報に応じたデータ信号が供給されるデータ線DTL1~DTLn、ライトスキャナ4により選択駆動される走査線WSL1~WSLm、およびドライブスキャナ5により選択駆動される駆動線DSL1~DSLm、を有する。

[0005]

図10は、図9の画素回路2aの一構成例を示す回路図である。

[0006]

図10の画素回路2aは、pチャネル薄膜電界効果トランジスタ(以下、TFTという) 11~TFT14、キャパシタC11、発光素子である有機EL素子(OLED)15を 有する。また、図10において、DTLは入力信号が電流として伝播されるデータ線を示 している。

有機EL素子は多くの場合整流性があるため、OLED(Organic Light Emitting Diode)と呼ばれることがあり、図10その他では発光素子とし 10

30

20

40

(4)

てダイオードの記号を用いているが、以下の説明においてOLEDには必ずしも整流性を要求するものではない。

図10ではTFT11のソースが電源電位VCC(電源電圧VCCの供給ライン)に接続され、発光素子15のカソード(陰極)は接地電位GNDに接続されている。図10の画素回路2aの動作は以下の通りである。

[0007]

入力信号(電流信号) S I の書き込み時には、T F T 1 2 を非導通に保持した状態で、T F T 1 3, T F T 1 4 を導通状態に保持する。

これにより、駆動(ドライブ)トランジスタであるTFT11に信号電流に応じた電流が流れる。

このとき、TFT11のゲートとドレインは導通状態にあるTFT13により電気的に接続されており、TFT11は飽和領域にて駆動している。

よって、下記式 1 に基づいて入力電流に相当するゲート電圧が書き込まれ、画素容量であるキャパシタ C 1 1 に保持される。

その後、TFT14を非導通状態に保持して、TFT12を導通状態に保持する。

これにより、入力信号電流に応じた電流がTFT12と発光素子15に流れ、発光素子15はその電流値に応じた輝度で発光する。

上記のように、TFT14を導通させてデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。

[00008]

この画素回路 2 a では、ドライブトランジスタ 1 1 のしきい値 V ι h や移動度 μ のバラッキが補正される。

[0009]

【数1】

 $I d s = 1 / 2 \cdot \mu \ (W / L) \ Cox \ (V g s - | V t h |)^{-2} \cdots (1)$ 

[0010]

ここで、μはキャリアの移動度を、Coxは単位面積当たりのゲート容量を、Wはゲート幅を、Lはゲート長を、VgsはTFT11のゲート・ソース間電圧を、VthはTFT11のしきい値Vthをそれぞれ示している。

[0011]

この方式では、映像信号が電流値 I i n としてパネルの水平セレクタ 3 に入力される。入力された電流信号は、水平セレクタ 3 にてサンプルホールドされ、全段がサンプルホールドされた後に、同時に画素が接続されたデータ線 D T L に電流値が出力される。

[0012]

図11は、水平セレクタ3の要部の構成を示す回路図である。

水平セレクタ3は、図11に示すように、画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線DTL1,DTL2、~、DTLnに対応して設けられた、電流サンプルホールド回路31-1,31-2、~、31-nと、nチャネルTFTからなる水平スイッチ(HSW)32-1,32-2、~、32-nを有している。

[0013]

電流サンプルホールド回路 3 1 - 1 は、図 1 1 に示すように、TFT 3 3 - 1, TFT 3 4 - 1、TFT 3 5 - 1、キャパシタ C 3 1 - 1、およびノード N D 3 1 - 1, N D 3 2 - 1を有している。

同様に、電流サンプルホールド回路 3 1 - 1 は、図 1 1 に示すように、TFT 3 3 - 2、 TFT 3 4 - 2、TFT 3 5 - 2、キャパシタ C 3 1 - 2、およびノード N D 3 1 - 2、 N D 3 2 - 2を有している。

10

20

30

40

#### [0014]

この水平セレクタ3のサンプルホールド動作を、図12(A)~(M)に関連付けて説明する。

なお、図12(A)のSHSWは水平スイッチの切換信号を示している。また、図12(H)は第1列目のTFT33-1のドレイン電位Vd331を、図12(I)は第2列目のTFT33-2のドレイン電位Vd332を、図12(J)は第n列目のTFT33-nのドレイン電位Vd33nを、図12(K)は第1列目のキャパシタC11-1の電位VC111を、図12(L)は第2列目のキャパシタC11-2の電位VC112を、図12(M)は第n列目のキャパシタC11-nの電位VC11nを、それぞれ示している

10

#### [0015]

図12(A)に示すように、切換信号 SHSWを低レベルとして全水平スイッチ HSWをオフさせた状態で、図12(B)、(C)に示すように、第1列目の電流サンプルホールド回路 31-1 の TFT34-1、 35-1 が接続されたサンプルホールド線 SHL31-1、 32-1 を高レベルとして、TFT34-1、 35-1 を導通状態とする(オンさせる)。

このとき、入力信号電流 I i n が電流サンプルホールド回路 3 1 - 1 内に流れる。このとき、T F T 3 3 - 1 は、T F T 3 4 - 1 を介してゲートードレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式 1 に基づいて決定され、図 1 2 (K) に示すように、キャパシタ C 3 1 - 1 に保持される。

20

所定のゲート電圧がキャパシタC31-1に書き込まれた後に、サンプルホールド線SHL31-1を低レベルとしてTFT34-1を非導通状態とし、その後にサンプルホールド線SHL32-1を低レベルとしてTFT35-1を非導通状態とする。

# [0016]

次に、同様に、図12(D), (E)に示すように、第2列目の電流サンプルホールド回路31-2のTFT34-2, 35-2が接続されたサンプルホールド線SHL31-2, 32-2を高レベルとして、TFT34-2, 35-2を導通状態とする(オンさせる)。

このとき、入力信号電流 I i n が電流サンプルホールド回路 3 1 - 2 内に流れる。このとき、TFT 3 3 - 2 は、TFT 3 4 - 2 を介してゲートードレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式 1 に基づいて決定され、図 1 2 ( L ) に示すように、キャパシタ C 3 1 - 2 に保持される。

所定のゲート電圧がキャパシタC31-2に書き込まれた後に、サンプルホールド線SHL31-2を低レベルとしてTFT34-2を非導通状態とし、その後にサンプルホールド線SHL32-2を低レベルとしてTFT35-2を非導通状態とする。

以下、隣接サンプルホールド回路が順次動作してゆき、全ての回路に映像信号 Iinが点順次にサンプルホールドされる。

その後、図12(A)に示すように、水平スイッチHSWが全段同時にオンされ、TFT33-1~TFT33- n が定電流源として機能し、図13に示すように、サンプルホールドされた電流値が各データ線DTL1~DTL n に出力される。

40

#### [0017]

# 【発明が解決しようとする課題】

しかしながら、上述した水平セレクタ3においては、定電流源として機能するTFT33 (-1~-n)のドレイン電位、特に、サンプルホールド動作が先に行われるTFT33 のドレイン電位が降下し、一定に保持することができないという不利益がある この課題についてさらに詳細に説明する。

#### [0018]

ここで、第1列目の電流サンプルホールド回路31-1のサンプルホールド時の各ノードの電位を調べる。

電流サンプルホールド回路31-1では、図14(A)に示すように、TFT35-1が

10

20

30

40

50

(6)

非導通状態に保持されて入力電流 I i n がサンプルホールドされる。この期間中、TFT33-1 はオンし続けているために、TFT33-1 のドレイン電位(ND31-1 の電位)は供給源がなくなり、接地電位 G N D レベルまで下降してしまう。

このとき T F T 3 4 - 1 に注目する。 T F T 3 4 - 1 はオフしており、キャパシタ C 3 1 - 1 には電流 1 i n に相当するゲート電位が保持されている。

#### [0019]

#### [0020]

サンプルホールド回路は前述したように点順次にて動作するので、スキャン開始部とスキャン終了部とでは、各容量にゲート電位が保持されている時間が異なる。すなわち、図12(K)~(L)に示すように、スキャン開始部では終了部に比べて保持時間が長くなる

そのため、スキャン開始部ではリーク時間も長くなり、ゲート電圧降下量がスキャン終了部に比べて大きくなる。つまり、画面全体に単色のラスター表示をしたとしても、図15に示すように、スキャン終了部に向かって輝度がグラデーションしてしまう。

特に、有機EL等を駆動するTFTではリーク電流が高いために、この問題は顕著に現れる。

## [0021]

この問題点は有機ELに関わらず、電流のサンプルを行う場面ではどんな時も問題となる

たとえば、電流を点順次にてサンプリングし、一括で出力する場合には同様の理由でサンプリング開始部と終了部とで出力の電流値が異なってしまう。

### [0022]

本発明は、かかる事情に鑑みてなされたものであり、その目的は、他の回路のサンプリング期間も、定電流源として機能する出力トランジスタのドレイン電位を一定に保つことができ、出力トランジスタのゲート電位のリークによる変化を抑えることが可能で、出力段の電流値バラツキのない、均一な電流源を得ることができ、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能な表示装置を提供することにある

#### [0023]

#### 【課題を解決するための手段】

上記目的を達成するため、本発明の第1の観点は、映像信号が信号電流として供給される表示装置であって、マトリクス状に複数配列された画素回路と、上記画素回路のマ線と、大配列に対して列毎に配線され、入力映像信号電流をサンプルホールドする複数のサンプルホールド回路を有し、入力映像信号電流をサンプルホールドする複数のサンプルホールド回路を有し、入力映像信号電流をサンプルホールドを変かった。全てのサンプルに回路に映像信号を点順次にサンプルホールドさせ、上記複数のサンプルホールにした。大記を対して、と、上記電界効果トランジスタのドレインと上記信号電流の供給線との間に接続されたまと、上記電界効果トランジスタのドレインと上記信号電流の供給線との間に接続されたキャのスイッチと、上記電界効果トランジスタのドレインと上記信号電流の供給線との間に接続されたキャルシタと、サンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールド動作が終了し、他のサンプルホールド回路がサンプルホールドラ

ンジスタのドレインに供給するリーク除去回路と、を有する。

# [0024]

好適には、上記リーク除去回路は、所定電位と上記電界効果トランジスタのドレインとの間に接続されたダイオード接続されたトランジスタと第3のスイッチが直列に接続されている。

### [0025]

好適には、映像信号が信号電流として供給される表示装置であって、マトリクス状に複数 配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、輝度情 報に応じた信号電流が供給されるデータ線と、上記データ線に対応して設けられ、入力映 像信号電流をサンプルホールドする複数のサンプルホールド回路を有し、各サンプルホー ルド回路を順次動作させて、全てのサンプルホールド回路に映像信号を点順次にサンプル ホールドさせ、上記複数のサンプルホールド国路にサンプルホールドされた電流値を対応 するデータ線に出力させる水平セレクタと、を有し、上記各サンプルホールド回路は、ソ ースが所定電位に接続された第1の電界効果トランジスタと、ソースが上記第1の電界効 果トランジスタのドレインに接続された第2の電界効果トランジスタと、上記第2の電界 効果トランジスタのドレインとゲートとの間に接続された第1のスイッチと、上記第2の 電界効果トランジスタのドレインと上記信号電流の供給線との間に接続された第2のスイ ッチと、上記第1の電界効果トランジスタのドレインとゲートとの間に接続された第3の スイッチと、上記第1の電界効果トランジスタのゲートと所定電位との間に接続された第 1のキャパシタと、上記第2の電界効果トランジスタのゲートと所定電位との間に接続さ れた第2のキャパシタと、サンプルホールド動作が終了し、他のサンプルホールド回路が サンプルホールド動作を行っている間に、サンプリングされた信号電流に相当する電流を 上記第2の電界効果トランジスタのドレインに供給するリーク除去回路と、を有する。

## [0026]

好適には、上記リーク除去回路は、所定電位と上記第2の電界効果トランジスタのドレインとの間に接続されたダイオード接続されたトランジスタと第4のスイッチが直列に接続されている。

## [0027]

本発明によれば、たとえば第1列目のサンプルホールド回路の第1および第2のスイッチを導通状態とする(オンさせる)。

このとき、入力信号電流がサンプルホールド回路内に流れる。このとき、電界効果トランジスタは、第1のスイッチを介してゲートードレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式1に基づいて決定され、キャパシタに保持される。

所定のゲート電圧がキャパシタに書き込まれた後に、たとえば第1のスイッチを非導通状態とし、その後に第2のスイッチを非導通状態とする。

次に、同様に、第2列目のサンプルホールド回路の第1および第2のスイッチを導通状態とする(オンさせる)。

このとき、入力信号電流が第2列目のサンプルホールド回路内に流れる。このとき、電界効果トランジスタは、第1のスイッチを介してゲートードレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式1に基づいて決定され、キャパシタに保持される。

所定のゲート電圧がキャパシタに書き込まれた後に、たとえば第1のスイッチを非導通状態とし、その後に第2のスイッチを非導通状態とする。

### [0028]

以下、隣接サンプルホールド回路が順次動作してゆき、全ての回路に映像信号が点順次に サンプルホールドされる。

<u>そして、自段のサンプルホールドが終了し、他段がサンプルホールドを行っている期間に</u>、たとえばサンプルホールドが終了したサンプルホールド回路は、第3のスイッチを導通 状態とする。

すると、ダイオード接続されているトランジスタは、電界効果トランジスタを含む定電流

10

20

30

40

源に従った電流 I i n が流れる。ここでは定電流源には入力電流がサンプルホールドされているので、ダイオード接続されているトランジスタと、定電流源を構成する電界効果トランジスタには電流 I i n が流れる。

このとき、ダイオード接続されたトランジスタにはサンプリングされた電流 Iinに相当する定電流が流れる。トランジスタは飽和領域にて動作するので、このトランジスタのゲート電圧(ドレイン電圧)は式1に基づき動作点が決定される。このゲート電位は電界効果トランジスタのドレイン電位と等しくなる。

ここで、電界効果トランジスタのドレイン電位が電界効果トランジスタのゲート電圧になるべく等しくなるようにダイオード接続されたトランジスタサイズの設計を行うことで、第1のスイッチを構成するたとえばトランジスタのソースとドレインの電圧差を抑制することができる。

以上より、電流の点順次サンプリングにおいても、スキャン開始と終了部ブロックとでリーク量を殆ど変わらなくでき、均一な出力電流を得ることができる(。

その後、全サンプルホールド回路の電界効果トランジスタが定電流源として機能し、サンプルホールドされた電流値が各データ線に並列的に出力される。

これにより、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能となる。

[0029]

【発明の実施の形態】

以下、本発明の実施形態を添付図面に関連付けて説明する。

[0030]

第1 実施形態

図1は、本第1の実施形態に係る電流駆動方式を採用した有機 E L 表示装置の構成例を示すブロック図である。

図2は、図1の有機EL表示装置において本実施形態に係る画素回路および水平セレクタの具体的構成を示す回路図である。

[0031]

[0032]

なお、画素アレイ部102において、画素回路101はm×nのマトリクス状に配列されるが、図1においては図面の簡単化のために2×3のマトリクス状に配列した例を示している。

また、図2においては図面に簡単化のために、水平セレクタ103は、第1列と第2列目の電流サンプルホールド回路と水平スイッチHSWのみを記載しているが第n列目まで同様の構成を有する電流サンプルホールド回路が各DTL101~DTL10nに対応して配置される。

また、図 2 においても、図面の簡単化のために一つの画素回路の具体的な構成を示している。

[0033]

本第1の実施形態に係る画素回路101は、図2に示すように、p チャネルTFTI11  $\sim$  TFT114、キャパシタC111、有機EL素子(OLED:電気光学素子)からなる発光素子115、第1のノードND111、および第2のノードND112を有する。また、図2において、DTL101はデータ線を、WSL101は走査線を、DSL101は駆動線、SHLサンプルホールド線をそれぞれ示している。

10

20

30

40

[0034]

画素回路101において、電源電位VCCと接地電位GNDとの間にTFT111、第1 のノードND111、TFT112、および発光素子115が直列に接続されている。 具体的には、ドライブトランジスタとしてのTFT111のソースが電源電圧VCCの供 給ラインに接続され、ドレインが第1のノードND111に接続されている。TFT11 2のソースが第1のノードND111に接続され、ドレインが発光素子115のアノード に接続され、発光素子115のカソードが接地電位GNDに接続されている。そして、T FT111のゲートが第2のノードND112に接続され、TFT112のゲートが第2 の制御線としての駆動線DSL101に接続されている。

第1のノードND111と第2のノードND112とに、TFT113ソース・ドレイン が接続され、TFT113のゲートが走査線WSL101に接続されている。

キャパシタC111の第1電極が第2のノードND112に接続され、第2電極が電源電 位VCCに接続されている。

データ線DTL101と第2のノードND112とにTFT114のソース・ドレインが 接続され、TFT114のゲートが走査線WSL101に接続されている。

[0035]

水平セレクタ103は、図2に示すように、画素回路のマトリクス配列に対して列毎に配 線 さ れ 、 輝 度 情 報 に 応 じ た デ ー タ 信 号 が 供 給 さ れ る デ ー タ 線 D T L 1 0 1 . D T L 0 1 2 、~、DTL10nに対応して設けられた、電流サンプルホールド回路1031-1,1 031-2、~、1031-nと、nチャネルTFTからなる水平スイッチ (HSW) 1 032-1,1032-2、~、1032-nを有している。

[0036]

電流サンプルホールド回路31-1は、図2に示すように、nチャネルTFT121-1 ードND121-1, ND122-1を有している。

[0037]

電流サンプルホールド回路1031-2は、図2に示すように、nチャネルTFT121 - 2 ~ T F T 1 2 4 - 2 、 p チャネル T F T 1 2 5 - 2 、キャパシタ C 1 2 1 - 2 、およ びノードND121-2, ND122-2を有している。

そして、図示しないが、電流サンプルホールド回路1031-nは、nチャネルTFT1 およびノードND121-n,ND122-nを有している。

TFT121 (-1~-n) が本発明に係る電界効果トランジスタを構成し、TFT12 2 (-1~-n) が第1のスイッチを構成し、TFT123 (-1~-n) が第2のスイ ッチを構成し、TFT124(一1~-n)が第3のスイッチを構成し、TFT125( -1~-n)がダイオード接続されたトランジスタを構成する。

[0038]

電流サンプルホールド回路1031-1において、TFT121-1のソースが接地電位 GNDに接続され、ドレインがノードND121-1に接続され、ゲートがノードND1 22-1に接続されている。ノードND121-1とノードND122-1とにTFT1 22-1のソース・ドレインがそれぞれ接続されている。TFT122-1のゲートがサ ンプルホールド線SHL121-1に接続されている。

キャパシタC121-1の第1電極がノードND122-1に接続され、第2電極が接地 電位GNDに接続されている。

ノードND121-1と入力電流信号の供給線ISL101とにTFT123のソース・ ドレインがそれぞれ接続されている。TFT123のゲートがサンプルホールド線SHL 122-1に接続されている。

また、TFT125のソースが電源電圧VCCの供給ラインに接続され、TFT125の ゲートとドレイン同士が接続されている。すなわち、TFT125はダイオード接続され ている。

10

20

30

40

(10)

そして、TFT125のゲートとドレインの接続点とノードND121とにTFT124のソース・ドレインがそれぞれ接続され、TFT124のゲートがサンプルホールド線S HL123-1に接続されている。

また、ノードND121が水平スイッチ1032-1に接続されている。

[0039]

そして、TFT124とTFT125により本発明に係るリーク除去回路が構成されている。

[0040]

なお、他の電流サンプルホールド回路 1 0 3 1 - 2 ~ 1 0 3 1 - n の接続形態は、上述した電流サンプルホールド回路 1 0 3 1 - 1 と同様に行われることから、ここではその詳細は省略する。

[0041]

次に、上記構成の動作を、水平セレクタの動作を中心に、図3 (A) ~ (O) に関連付けて説明する。

[0042]

なお、図3(A)のSHSWは水平スイッチの切換信号を示している。また、図3(J)は第1列目のTFT121-1のドレイン電位 V d 1 2 1 1 を、図3(K)は第2列目のTFT121-2のドレイン電位 V d 1 2 1 2 を、図3(L)は第n列目のTFT121-nのドレイン電位 V d 1 2 1 n を、図3(M)は第1列目のキャパシタC11-1の電位 V C 1 2 1 1 を、図3(N)は第2列目のキャパシタC11-2の電位 V C 1 2 1 2 を、図3(〇)は第n列目のキャパシタC11-nの電位 V C 1 2 1 n を、それぞれ示している。

[0043]

図 3 ( A )に示すように、切換信号 S H S W E 低レベルとして全水平スイッチ H S W E をオフさせた状態で、図 3 ( B ),( C )に示すように、第 1 列目の電流サンプルホールド回路 1 0 3 1 - 1 の T F T 1 2 2 - 1, 1 2 3 - 1 が接続されたサンプルホールド線 S H L 1 2 1 - 1, 1 2 2 - 1 を高レベルとして、T F T 1 2 2 - 1, 1 2 3 - 1 を導通状態とする(オンさせる)。

このとき、入力信号電流 I i n が電流サンプルホールド回路 I O 3 I - 1 内に流れる。このとき、TFT I 2 I - 1 は、TFT I 2 2 - 1 を介してゲートードレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式 I に基づいて決定され、図 3 (M)に示すように、キャパシタ C 1 2 I - 1 に保持される。

所定のゲート電圧がキャパシタC 1 2 1 - 1 に書き込まれた後に、サンプルホールド線S H L 1 2 1 - 1 を低レベルとしてT F T 1 2 2 - 1 を非導通状態とし、その後にサンプルホールド線S H L 1 2 2 - 1 を低レベルとしてT F T 1 2 3 - 1 を非導通状態とする。

[0044]

次に、同様に、図3 (D), (E)に示すように、第2列目の電流サンプルホールド回路 1031-20 TFT122-2, 123-2 が接続されたサンプルホールド線 SHL1 21-2, 122-2 を高レベルとして、TFT122-2, 123-2 を導通状態とする(オンさせる)。

このとき、入力信号電流 I i n が電流サンプルホールド回路 I 0 3 1 - 2 内に流れる。このとき、TFT I 2 1 - 2 は、TFT I 2 2 - 2 を介してゲートードレインが接続されており、飽和領域にて動作する。そのゲート電圧は上記式 1 に基づいて決定され、図 3 (N)に示すように、キャパシタ C 1 2 1 - 2 に保持される。

所定のゲート電圧がキャパシタC 1 2 1 - 2 に書き込まれた後に、サンプルホールド線 S H L 1 2 1 - 2 を低レベルとして T F T 1 2 2 - 2 を非導通状態とし、その後にサンプルホールド線 S H L 1 2 2 - 2 を低レベルとして T F T 1 2 3 - 2 を非導通状態とする。

[0045]

以下、隣接サンプルホールド回路が順次動作してゆき、全ての回路に映像信号 I i n が点順次にサンプルホールドされる。

20

30

---

# [0046]

本実施形態では、自段のサンプルホールドが終了し、他段がサンプルホールド行っている 期間に、たとえばサンプルホールドが終了した電流サンプルホールド回路 1 0 3 1 - 1 は 、図3 (H)に示すように、サンプルホールド線 S H L 1 2 3 - 1 を高レベルとして T F T 1 2 4 を導通状態とする。

すると、TFT125-1は、ゲートとドレインが接続されているので、定電流源TFT 121-1に従った電流が流れる。ここでは定電流源TFT121-1には入力電流1i nがサンプルホールドされているので、TFT125-1とTFT121-1には電流1 inが流れる。

# [0047]

このときの、TFT121-1のドレイン電圧であるノードND121の電位について考察する。

上述したように、TFT125-1にはサンプリングされた電流 I in に相当する定電流が流れる。TFT125-1は飽和領域にて動作するので、TFT125-1のゲート電圧(ドレイン電圧)は式1に基づき動作点が決定される。このゲート電位はノードND121の電位と等しくなる。

ここで、ノードND121の電位がTFT121-1のゲート電圧になるべく等しくなるようにTFT125-1のサイズ設計を行う(ただしTFT121-1は飽和領域で駆動する)ことで、TFT122-1のソースとドレインの電圧差を抑制することができる。この電圧差が少なければ、TFT122-1のリーク量は大幅に抑制することができ、図3(M)~(O)に示すように、リークによるTFT121-1のゲート電圧の降下を抑えられる。

以上より、電流の点順次サンプリングにおいても、スキャン開始と終了部ブロックとでリーク量の殆ど変わらなくでき、均一な出力電流を得ることができる(。

その後、図3(A)に示すように、水平スイッチHSWが全段同時にオンされ、TFT1 21-1~TFT!21-nが定電流源として機能し、サンプルホールドされた電流値が 各データ線DTL101~DTL10nに出力される。

これにより、図4に示すように、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能となる。

#### [0048]

また、画素回路101において、入力信号(電流信号)SIの書き込み時には、駆動線DSL101を高レベルとしてTFT112を非導通に保持した状態で、走査線WSL101を低レベルとしてTFT113、TFT114を導通状態に保持する。

これにより、ドライブトランジスタであるTFT11!に信号電流に応じた電流が流れる-

このとき、TFT111のゲートとドレインは導通状態にあるTFT113により電気的に接続されており、TFT111は飽和領域にて駆動している。

よって、上記式1に基づいて入力電流に相当するゲート電圧が書き込まれ、画素容量であるキャパシタC111に保持される。

その後、TFT114を非導通状態に保持して、TFT12を導通状態に保持する。 これにより、入力信号電流に応じた電流がTFT112と発光素子115に流れ、発光素子115はその電流値に応じた輝度で発光する。

#### [0049]

本第1の実施形態によれば、自段のサンプルホールドが終了し、他段がサンプルホールド行っている期間に、たとえばサンプルホールドが終了した電流サンプルホールド回路1031-1は、リーク除去回路を作動させてTFT125-1によりはサンプリングされた電流 I 1 n に相当する定電流をノード N D 1 2 1 - 1 に流すように構成したことから、他の回路のサンプリング期間も、定電流源として機能する出力トランジスタTFT121のドレイン電位を一定に保つことができ、出力トランジスタのゲート電位のリークによる変化を抑えることが可能となる。

10

20

30

(12)

その結果、出力段の電流値バラツキのない、均一な電流源を得ることができ、スキャン終 了部に向かって輝度むらが発生しない高品位な画像を表示することができる。

[0050]

第 2 実施形態

図5は、本第2の実施形態に係る電流駆動方式を採用した有機EL表示装置の構成例を示 すブロック図である。

[0051]

本第2の実施形態が上述した第1の実施形態と異なる点は、TFT121、122とキャ パシタC121からなる定電流源回路に、さらに n チャネルTFT126、127、およ びキャパシタC122による定電流源回路を、ノードND121と接地電位GND間にカ スコード接続(2段直列接続)したことにある。

[0052]

ここでは、電流サンプルホールド回路1031-1Aを例に説明する。他の電流サンプル ホールド回路 1 0 3 1 - 2 A ~ 1 0 3 1 - n A は電流サンプルホールド回路 1 0 3 1 - 1 Aと同様の構成であることからここでの説明は省略する。

[0053]

電流サンプルホールド回路1031-1Aにおいては、第2の電界効果トランジスタとし てのTFT121-1のソースが接地電位GNDの代わりにノードND123-1に接続 され、第1の電界効果トランジスタとしてのTFT126-1のドレインがノードND1 23-1に接続され、TFT126-1のソースが接地電位GNDに接続されている。T FT126-1のゲートがノードND124-1に接続されている。

そして、ノードND123-1とノードND124-1とに第3のスイッチとしてのTF T127-1のソース・ドレインがそれぞれ接続され、TFT127-1のゲートがサン プルホールド線SHL124-1に接続されている。

第2のキャパシタモ122-1の第1電極がノードND124-1に接続され、第2電極 が接地電位GNDに接続されている。

本第2の実施形態においては、TFT124(一1~一n)が本発明の第4のスイッチを 構成する。

[0054]

図5の電流サンプルホールド回路1031-1Aにおいては、サンプルホールド線SHL 121-1, SHL122-1, SHL127-1を高レベルとしてTFT122-1、 123-1,127-1を導通状態とする。

TFT123-1が導通状態となったことに伴い、信号電流Iinが電流サンプルホール ド 回 路 1 0 3 1 - 1 A 内 に 流 れ る 。

このとき、TFT121-1は、TFT122-1を介してゲートードレインが接続され ており、飽和領域にて動作する。そのゲート電圧は前述した式1に基づいて決定され、キ ャパシタC121-1に保持される。

同様に、TFT121-1を介してノードND123-1に電流が供給され、このとき、 TFT126-1は、TFT127-1を介して飽和領域にて動作する。そのゲート電圧 は前述した式1に基づいて決定され、キャパシタC122-1に保持される。

このように、所定のゲート電圧がキャパシタC121-1、およびC122-1に書き込 まれた後に、サンプルホールド線SHL127-1を低レベルとしてTFT127-1を 非導通状態とし、次に、サンプルホールド線SHL122-1を低レベルとしてTFT1 22-1を非導通状態とした後に、サンプルホールド線SHL123-1を低レベルとし て T F T 1 2 3 - 1 を非導通状態とする。

そして、TFT123-1を非導通状態とした後、サンプルホールド線SHL123-1 を高レベルとしてTFT128を導通状態とする。

この回路には電流 I i nが流れるが、TFT125-1のゲート電圧(ドレイン電圧)は 電流 1 i n に相当する電圧になる。この場合、TFTI2-11とTFT126-1とは 飽和領域で駆動できるようにTFT125-1のサイズ設計を行う。

20

30

40

[0055]

ここでTFT121-1の動作点について考察する。

T F T 1 2 4 - 1 が導通状態となると、T F T 1 2 1 - 1 のドレイン電圧 (B) はT F T 125-1のドレイン電圧に等しくなってしまい、図6に示すように、TFT121-1 のソース・ドレイン間電圧 V d s は増加し ( V i n → V i n')、流れる電流値はアーリ 効果分であるΔIdsだけ増加する。

しかしながら、TFT126-1を含む定電流源は電流Ⅰinを流し続けるので、TFT 121-1のソース電圧は電流 Iinに相当する電流値を得るために増加する。しかし、 TFT121-1のソース電圧の変化による電流値の変化は式1に従い二乗で効くので、 このソース電位は殆ど変化しない。

図6では、この変化した後のTFT121-1のドレイン電圧(Vd)-ドレイン電流( I d ) 曲線を破線で示している。

[0056]

ここで、TFT121-1のソース電位はTFT126-1のドレイン電位(A)と同電 位である。よって、カスコード接続を行っている場合はTFT126-1のドレイン電圧 は、電流 Іі пを書き込んだときの値、つまり Т Г Т 1 2 6 - 1 のゲート電圧と殆ど等し い値を有する。

これにより、TFT127-1のソース・ドレイン電圧はほぼ0Vとなり、リーク電流に よるTFT126-1のゲート電圧の降下を大幅に抑えることができる。

[0057]

以上より、有機EL等でのシェーディングや、電流の点順次サンプルホールド回路におい て、本実施形態のように、トランジスタの動作点サイズ設計を行うことなく、ばらつきの ない電流出力が得られる。

なお、本方式では、リーク除去の回路トランジスタ125はpチャネルとしてあるが、n チャネルのトランジスタをダイオード接続させたものでもよい。

[0058]

上述した実施形態においては、画素回路102を構成するTFTを全てpチャネルとした が、駆動トランジスタとしてのTFT111の他のスイッチとして機能するTFT112 , 113, 114は、図7に示すように、nチャネルTFTであっても、CMOSであっ てもよい。

また、上述した実施形態においては、水平セレクタ103の電流サンプルホールド回路1 031-1~1031-nのスイッチとして機能するTFT122 (-1~-n)~12 4 (-1~-n) は、図7に示すようにpチャネルTFTであってもよい。

[0059]

さらに、上述した実施形態では、画素回路102を構成するTFTを全てpチャネルとし たが、駆動トランジスタとしてのTFT111、スイッチとして機能するTFT112。 113,114の全てのTFTを、図8に示すように、 nチャネルTFTで構成すること も可能である。

当然、RL発光素子115との接続はアノード接続であってもカソード接続であってもよ

この場合、電流サンプルホールド回路1031-1~1031-nのドライブトランジス タの極性は、図8に示すように p チャネルである必要がある。

[0060]

【発明の効果】

以上説明したように、本発明によれば、他の回路のサンプリング期間も、定電流源として 機能する出力トランジスタのドレイン電位を一定に保つことができ、出力トランジスタの ゲート電位のリークによる変化を抑えることができる。

ホールド期間中のリークを除去することで、ホールド時間差による出力電流値のバラッキ を抑制することができ、均一な定電流源を形成できる。

さらに、サンプルホールド回路にカスコード接続を用いることで、このバラツキ量を殆ど

10

20

30

10

20

30

完全に抑制することができる。


上記のバラツキ抑制の効果は、リーク電流の大きなTFTにおいて顕著である。そのため、TFTを用いた電流駆動の有機ELディスプレイでの高ユニフォーミティを持つ画質を得ることができる。


【図面の簡単な説明】


- 【 図 1 】 本 発 明 に 係 る 有 機 E L 表 示 装 置 の 構 成 を 示 す ブ ロ ッ ク 図 で あ る 。
- 【図2】図1の有機EL表示装置において本実施形態に係る画素回路の具体的な構成を示す回路図である。
- 【図3】本第1の実施形態に係る動作を説明するためのタイミングチャートである。
- 【図4】本第1の実施形態の利点を説明するための図である。
- 【図5】本第2の実施形態に係る電流駆動方式を採用した有機EL表示装置の構成例を示すブロック図である。
- 【図6】本第2の実施形態の動作を説明するための図である。
- 【図7】 画素回路および電流サンプルホールド回路の他の構成例を示す回路図である。
- 【図8】 画素回路および電流サンプルホールド回路のさらに他の構成例を示す回路図である。
- 【図9】一般的な有機EL表示装置の構成を示すブロック図である。
- 【図10】図9の画素回路の一構成例を示す回路図である。
- 【図11】図9の水平セレクタの要部の具体的な構成を示す回路図である。
- 【図12】図11の回路の動作を説明するためのタイミングチャートである。
- 【図13】図11の回路の動作を説明するための図である。
- 【図14】図11の回路の課題を説明するための図である。
- 【図15】図11の回路の課題を説明するための図である。


【符号の説明】

100…表示装置、101…画素回路(PXLC)、102…画素アレイ部、103,103A…水平セレクタ(HSEL)、1031-1~1031-n…電流サンプルホールド回路、104…ライトスキャナ(WSCN)、105…ドライブスキャナ(DSCN)、111~114…TFT、115…発光素子、121(-1~n)~127(-1~n) …TFT、DTL101~DTL10n…データ線、WSL101~WS10m…走査線、DSL101~DSL10m…駆動線、ALZ101~ALZ10m…オートゼロ線、ISL101…信号電流の供給線、SHL, SHL121(-1~n)~124(-1~n)…サンプルホールド線。













[図5]




[図6]










[210]










# 【図 1 5】



# フロントページの続き

(51) Int.Cl. <sup>7</sup>	ΡI			テーマコード(参考)
	G O 9 C	3/20	624B	
	G O 9 G	3/20	641D	
	G O 9 G	3/20	642B	
	Н 0 5 В	33/14	A	

Fターム(参考) 50080 AA06 BB05 DD05 EE29 FF11 JJ01 JJ02 JJ03 JJ04 JJ05